您当前的位置：首页 > 无限物联

专为物联网打造的开源处理器PULPino

2017-02-15 20:05:32

苏黎世联邦理工学院(ETH Zurich)与意大利波隆纳大学(University of Bologna)的研究人员共同开发出1款开放源码的处理器PULPino，专为低功耗的可穿着装备与物联网(IoT)利用优化。

开放源码和协同开发是现今软件世界的标准作法，例如Linux。虽然也有1些像OpenRISC与Opencores等硬件计划，开放源码的硬件在板级开发时更能获得较大动能。例如Arduino与Raspberry Pi的PCB设计可公然获得。但是，这些开发板上所采取的芯片依然是专有的。

如今，这支由ETH Zurich教授Luca Benini带领的研究团队已将其微处理器系统的1项完全设计公然在公共领域了，这就是PULP计划(平行超低功耗)的衍生系统。

32位的PULPino是专为以电池供电的超低功耗装置而设计，其算术指令也是开放源码的：研究人员们打造的这款处理器可兼容于加州大学伯克利分校(UC Berkeley)所开发的RISC-V开放源码指令集。

20160406_ETH_NT02P1
PULP采取4 核心的处理器设计
Source：ETH Zurich

PULPino是更通用的PULP之简化版，内建单1处理元素以取代4处理元素猬集，而且也简化了指令与数据RAM，并于2015年时采取FPGA建置。根据官网的简报数据，PULPino核心称为RI5CY，是1种RISC-V的4阶循序管线建置。

研究人员开发的处理器核心可媲美ARM Cortex-M4核心，具有趋近于1 的每周期数指令集，支持基础整数指令集(RV32I)、紧缩指令集(RV32C)和部分支持乘法指令集扩大(RV32M)。它为硬件回路建置了非标准扩展、后递增加载与贮存指令集、ALU与MAC作业。为了履行FreeRTOS等嵌入式操作系统，并支持特权规格子集。当核心闲置时，该平台可切换至低功耗模式，在出现事件/中断时仅启动单1事件单元并唤醒核心作业。

PULP4核心IC采取Globalfoundries的 28nm制程，已于2015年11月投片；首批ULPino核心设计则在2016年1月采取联电(UMC)的65nm CMOS制程投片。PULPino平台可用于RTL摹拟，实现FPGA与SoC。具有完全的除错支持，包括FreeRTOS；作业于400MHz频率频率与1.2V的电压，芯片功耗约32.8mW。

20160406_ETH_NT02P2
PULPino (Imperio)芯片图
Source：ETH Zurich